پیاده سازی سخت افزاری شبکه های عصبی خود سازمانده (som) با استفاده از تکنولوژی cmos

شبکه با توپولوژی linear، شامل 4 نرون و هر نرون دارای 3 وزن آنالوگ مرتبط با ورودی 3-بعدی است. ورودی و خروجی شبکه بصورت ولتاژ می باشد که موجب سادگی در اتصال به سایر ادوات می گردد. برای پیاده سازی این شبکه یک مدار محاسبه فاصله(dmc) برای سنجش میزان شباهت نرون به دیتای ورودی آنالوگ، بر اساس یک راهکار جدید ارائه شده است. برای یافتن نرون برنده از ساختار(wta) و همچنین برای به روز رسانی وزن های نرون برنده از مکانیزم آپدیت (awc) استفاده شده است. با استفاده از بلوک های آنالوگ در طراحی این شبکه عصبی، علاوه بر حفظ سادگی، مدارات کم حجم با سرعت بالا و توان مصرفی پایین طراحی شده است. نتایج شبیه سازی مدارات با نرم افزار hspice برای تک تک بلوک ها و کل سیستم شبکه عصبی ارائه شده است که نشانگر بهبود سرعت و توان مصرفی می باشد .این شبکه در مساحتی کمتر از 0.017 mm2 layout شده است و توان مصرفی برابر 5.28 mw از منبع تغذیه 3.3 v می باشد. تاخیر کلی سیستم در طبقه بندی 25 الگوی آموزشی رنگ، برابر300 ns بوده که data rate برابر 3.4 ms/s را نتیجه می دهد .